我决定建立一个基于PLL的合成器，为我的DIY收发器产生本地振荡器（LO）信号。我的目标是尝试在主要是教育性的练习中使用常见的（最好是便宜的）零件。
我是频率合成和PLL领域的新手，但到目前为止我读到的内容表明，我正在研究一种多回路配置（本例中为两个），以实现适合SSB的步长（约10Hz），并具有快速锁定时间。
这个问题集中在VCO输出频率为34.5 MHz至36 MHz的航向调谐环路(VCO是标准的双变容器调谐Hartley)。参考频率将是125 KHz(由4 MHz晶体除以2^5使用4060产生)，相位检测器将是古老的4046。
输出频率是一个挑战，因为它令人兴奋地超出了许多常用的分压器ic的范围(经常引用的4059是一个例子，但它的最大时钟大约是30 MHz)。我认为这可能是一个问题，所以我订购了一些很难(但不是不可能)找到MB501L双模预分频器IC（具有有用的10MHz下限）。
我认为我需要除以我的34.5MHz输出276得到125KHz信号的相位比较，所以那是N=4和a =20，我将使用一个微处理器处理(530KHz奇数分下来的信号应该没有问题)。我在这里忽略了许多细节，但循环本身的设计并不是真正的问题。
我想知道的是，是否有任何常用的替代方法来分割34/36兆赫信号?我知道我可以简单地使用一个便宜的si5351模块并完成它，但我这样做是出于教育原因，所以我想先爬一点，然后再冲刺!
