堆栈交换网络由178个问答社区组成,包括堆栈溢出,这是最大、最值得信赖的在线社区,供开发人员学习、分享知识和建立职业生涯。
电气工程堆栈交换是电子和电气工程专业人员、学生和爱好者的问答网站。注册只需一分钟。
团队
工作问答
在一个结构化且易于搜索的位置内连接和共享知识。
延迟锁相环用于集成电路中的时钟校准。在集成电路中,没有触发器和其他器件。我想知道DLL是如何将不同触发器的时钟数对齐的。
对不起,英语错了。
DLL接收输入时钟,并通过可编程延迟线将其馈送至时钟分配网络。然后,它将时钟分配网络的输出反馈给控制器,控制器调整将输出端的时钟边缘与输入端的时钟边缘对齐所需的实际延迟量。
最终的结果是通过时钟分配网络使芯片上的时钟偏差最小。
通常延迟线不是无限可调的,而是在离散的步骤中可调的,当控制器试图对齐时钟边缘时,必须在一个位置或另一个位置之间进行选择。因此,最终的时钟仍然会有一些小的偏移,但是使用DLL仍然有助于最小化偏移量。
需要,但从未显示
点击“发布您的答案”,您同意我们的建议服务条款,隐私政策和cookie策略
你的隐私
单击“接受所有Cookie”,即表示您同意Stack Exchange可以在您的设备上存储Cookie,并根据我们的Cookie策略.