我读了很多关于间隙和爬电策略，距离，材料等的信息。
我正在设计我的第一个高压PCB，主低压电路将在顶部，高压（6KV）在底部。但我无法避免同一侧的一些低压点。在这里，我将使用绝缘屏障，以增加漏电和间隙在同一时间。但我想使用插槽，以分开，并给一些空气间隙之间的“热点”。但是当你放置插槽时，唯一增加的因素就是漏电。有槽或无槽的间隙仍然相同。
下面是我的问题:
将屏障附着在pcb上的风险之一是，它们不是始终如一地附着在电路板上(UL术语为“胶结”)，在其长度和生产过程中，每个部件的有效性都有所不同，这可能导致屏障下有一个小缝隙或虫洞，所以你必须观察沿着那条路径爬行的东西。对于非常高的电压系统，通常移动到具有整体肋骨的模制绝缘子，导体是可以插入模制的模具，作为模具的一部分-或通过螺钉或铆钉连接。显然，添加插槽到pcb比(小心地)添加屏障更有成本效益，因为它只是铣削板的一部分，无论如何都要经历。
这些标准，如UL840，在涉及到非常高的电压设计时往往不够充分，因为其他因素变得很重要。这是有危险的电晕放电,尤其糟糕的如果有锋利的分如穿孔焊接领先结束或角度跟踪,和高电压的存在往往会吸引灰尘,将随着时间的推移,妥协跟踪表面的阻力,所以空气差距往往比壁垒。如果设备使用在空气压力降低的地方帕邢定律应用，这在航空航天应用中是相关的。
我工作的高压电路(10-15kV)总是封装，以避免污染减少的风险，减少跟踪电阻，一旦完成，你只需要担心涉及的材料的破坏。在大型组件中使用沥青，因为这比在小型组件中使用硅酮或环氧树脂更划算。
TLDR-气隙实际上比屏障更好，但一旦进入多kV应用，封装是首选。
什么时候使用插槽而不是屏障?
更容易产生。
什么时候能比漏电最短?
间隙总是最多与爬电路径一样长。这是简单的几何图形三角不等式．
在两点之间放一个3cm的槽和在两点之间放一个3cm的距离没有槽是一样的吗?
不，你的照片清楚地说明了这一点。
如果两种情况下的清除率相同，如何帮助避免故障？
我不太明白你的意思。
不是答案，仍然是一个重要的东西显示(和评论不显示图像):
当底层电压较高时，还有另一种漏电方式，如下图紫色部分所示。
请忽略给你固定号码的人。我从事高压设计，它能做你意想不到的事情，所以请确保你有一个爬电和间隙计算器，其中包括你的材料组、污染程度和你工作的海拔高度（你走得越高，你需要的距离就越长）。计算器会告诉你需要的许可证。有三种距离，功能性（最低限度）、基本距离和加强距离。如果是安全相关的，则必须进行加固，但是，如果没有人将在操作中处理此问题，则使用基本间隙。我想给你链接一个，但我的公司已经开发了自己的内部链接。
通常，您可以使用插槽。但是，如果您有PCB堆叠或无法满足间隙要求，则必须使用屏障，这些屏障可以有效地减少间隙（仍需检查间隙）。您正在使用的标准将告诉您应用什么电压。如果材料能够承受，那么就意味着你不必担心漏电。一些标准说，你必须得到一个单一的层通过，然后加倍。物理屏障通常更昂贵，因为有人必须手动将其放入，但我见过这样的情况，一个“盒子”在东西上开槽以减少间隙，所以在这样的地方它不会太贵。
离子污染和锐边是标称大气击穿电压（BDV）降低的唯一原因；
（由于湿度，估计公差为50%）
所以你可以看到边缘减少了3:1轻尘减少了10:1表面与气隙的比率比30:1还差。这些以及更高的比率适用于墙壁和暖通空调绝缘肋衬套，这也是为什么你会看到许多不同的设计，以增加到气隙的表面路径长度。
由于灰尘积聚，强制空气冷却通常更糟糕。
如果是封闭的，表面应按要求用去离子化(变性)酒精或其他溶剂清洗，这是最好的准备。%纯用于太空电子。
您可以计算表面路径设计和气隙设计，以估计两者最坏情况下的路径长度，然后使用<100uA限流电阻进行无损验证，在良性环境中至少300%电压裕度，对其进行击穿测试。
对于不同的离子污染环境有不同的标准，如果你想了解的话。
