高压PCB中漏电和间隙的正确实施

Question

我正在设计一种基于光耦合器的三相电压检测器，如下图所示:

^{模拟此电路-使用电路}

为此，我需要遵循DIN 60664-1，我最大的问题是了解如何对爬电和清关进行这些规则。即，我认为，通过策略2，我需要坚持下列措施：3mm最小间隙和4mm最小爬电。罚款，但这种情况如何在实践中实现。从我所示的电路，如何确定L1_1和L2_1之间或L1_2和L2_2之间的爬电和距离。这是否意味着，在电路的每一点我必须计算电压，然后确定标准的爬电距离和间隙？

如果你把一个乐在连接到L1和L1_1电阻。这是0805大小，但应腿L1_1也有间隙和3mm到4mm的爬电距离与对于L1？

在哪一点，我可以将线条更接近与光耦合器连接的电容器的彼此 - 它们之间永远不会在它们之间进行击穿，因为二极管保持低电平。