我的一部分是使用测试仪测量电缆的绝缘电阻，例如Fluke 1587.我们测量500 VDC的绝缘电阻。我们必须测量绝缘电阻销钉，有些电缆有56个引脚，给我们1540个组合！我们目前使用突破盒，并且必须通过所有组合手动移动探针。我们有几个盒子我们在使用开关将引脚绑定到两个通道中的一个方框，这使我们能够在两个测试点中以500V保持仪表，同时我们通过每个引脚切换，检查一个通道。这显着减少了检查电缆的时间量，但产生它们是一种痛苦。目前，它们是用手工焊接电线和雏菊在一起链接开关的制作。我想用带有安装在电路板上的开关的PCB替换它。
我的问题是关于道间隙，我将需要不影响绝缘电阻读数。我可以从在线搜索高电压痕迹清除参考IPC标准收集的大多数信息，这是安全所需要的。因为我的应用与安全无关，也不会对任何设备造成损坏(测试时两端电缆断开)，所以我不需要担心损伤或组件故障。我假设焊料掩模可以提供相当数量的绝缘电阻，为此目的，但我想确保在我发出的设计将导致错误的低绝缘电阻读数，因为痕迹是关闭的。我能使用的对我们的读数没有影响的最小间隙是多少?我试图保持大小，因为我们需要把这些东西在所有其他工具和设备的不同地点。
谢谢。
编辑:添加项目图片。这个原理图展示了我正在构建的东西的足够细节，以及测试套件的操作理论。没有显示的部分只是开关和测试点的重复。PCB的最小迹隙规则设置为11密尔。这是最大的我可以使它仍然能够路由之间的引脚的连接器。虽然它的布局还不完善，但我觉得最好在我走得太远之前找到我的问题的答案。3d模型的快照提供了一个更清晰的画面，它是我正在努力。
