我注意到，在一些ARM SoC原理图上，“AP-NMI”被拉高了，而且它被实时时钟(RTC)电压拉高了，这是一个始终开启的电源域(电池备份)。这是为什么呢?
我还注意到，如果没有NMI被拉高(没有RTC电池)，给定的SoC (A64)可能不会从看门狗发起的重置中醒来。他们是相关的吗?
此外，外部NMI永久持有的有益是多么有益？
以下是一些示意图示例:
NanoPi A64（裁判）
香蕉π（裁判）
A31垫（裁判）
我最好的猜测是，NMI总是高会唤醒ARISC / AR100 / R_INTC系统，但实际过程我不知道。
低屏蔽中断（NMI）为低（= Active）意味着CPU立即占用异常。如果您不需要该功能，则将其绑好，以便不会发生。
如果NMI处于活动状态，CPU可能会唤醒罚款，但在其仍在处理唤醒时占用NMI异常（其也显示为异常），因此NMI处理程序在唤醒之前运行已正确重新初始化系统。
其他中断被禁用(“屏蔽”)，直到唤醒代码启用它们，但NMI不能被屏蔽。
除非有硅错误，否则可以编写一个工作的NMI函数，但它需要大量的额外照顾，因此需要CPU唤醒并处理NMI的外部硬件立即正确序列。
这是一个不寻常的用例，大多数人只在CPU运行时检测到硬件错误时才使用NMIs。
正如Simon Richter所提到的，NMI(不可屏蔽中断)是典型的低电平主动中断，你提供的电位图用AP-NMI#符号表示这一点，#是一个变体，意思是“低电平主动中断”或“反向中断”。
取决于处理器的中断设计，NMI可能是水平或边缘触发的。如果触发水平，那么NMI不“高”就会出现问题。这将意味着唯一可以执行的是NMI中断处理程序。每次NMI中断处理程序退出(或重新启用全局中断)时，NMI将再次被触发。这将导致正常的应用程序代码从未真正有机会执行。
通常情况下，你会想要为NMI提供一个上拉供应轨，它将在处理器本身处于活动状态时处于活动状态。正如你注意到的，这可能并不总是RTC电源轨(如果缺少RTC电池)。
我用2个集成电路和PCB线路的寄生电感L和电容C模拟了一块板。
寄生电感在线计算：https://chemandy.com/calculators/flat-wire-inductor-calculator.htm
第一集成电路（受害者）具有CMOS输入级，其外侧下拉电阻为10 k。此输入模拟了微控制器的NMI输入引脚。
第二集成电路（噪声源）从电源汲取脉冲电流。脉冲最后1纳米第二并从电源绘制4 a。似乎很多，但它不是。
集成电路的本地电容器为100 NF的滤波电容。
我的仿真表明，寄生电感L产生的电压峰值高达500 mV的接近地面信号的受害集成电路。
我附加了ONSEMI 74HC04的最大低电平输入电压数据:900mv
我们有400英米米的噪音余量太低。
请注意如何测量电压尖峰：我将范围的负探头，本地到受害者集成电路的地面信号。
我还模拟了NMI信号被拉高的情况。VCC上有一个10 mV的小环。
回答你的问题:
如果拉高，NMI对噪声的敏感度较低。问题是GND信号的PCB痕迹的寄生电感。
如果下拉，NMI对噪声更敏感。您可能会收到虚假的中断。
自1970年以来，99.9%的处理器上的NMI被外部电阻器拉高。
它不是被拉低的，因为地面反弹发生在所有的板。
维基百科：
在电子工程中，地面反弹是与晶体管切换相关的现象，其中栅极电压似乎小于局部地电位，导致逻辑门的不稳定操作。
如果PCB的GND信号迹线不宽，如果开关电流大，比寄生电感可能会产生接地反弹。
VCC/VDD通过电压调节器保持稳定。如果你提前知道在VCC/VDD上可能会出现电压跌落，那么你可以增加电阻值R1，并增加一个1nf电容C1。
