当前低时钟速率(<10 GHz)的处理器技术如何应对5G中使用的毫米波(>10 GHz)技术?

Question

我的意思是，市场上最丰富的计算处理器的时钟频率范围在2-4 GHz和从维基百科：

截至2012年，最高CPU时钟频率的CPU- z记录是AMD FX-8350基于piledriver的芯片上的8.79433 GHz。截至2013年年中，最高时钟频率的生产处理器是IBM zEC12，它的时钟频率为5.5 GHz，于2012年8月发布。

那么，处理器如何处理20- 100ghz范围内的频率呢?即使我们考虑将数据从载波频率解调到更低的频率，也需要一个计算部分来完成。

Answer 1

那么，处理器如何处理20- 100ghz范围内的频率呢?

他们没有。

即使我们考虑将数据从载波频率解调到更低的频率，也需要一个计算部分来完成。

不，没有。需要有一个模拟片来做这件事。

请注意，我们的目标是设计一个电路，它将无线电波作为输入，并产生发送者试图发送的比特作为输出，比特是比无线电波慢得多的信号。

现在，一种典型的方法是，首先使用模拟滤波器来抵消不是你想要接收的频率，然后使用模拟混频器将频率降低到较低的频率，然后将其输入模数转换器。现在你仍然有一个处理问题，但它是慢处理问题。如果你的信号占用50.000-50.100GHz，你可以将其移至0-0.1GHz = 0-100MHz(或者由于各种原因你可能更喜欢10-110MHz)。现在你只需要处理100MHz或110MHz的信号。

但你还是得处理它。怎么做呢?一种方法是使用一种专门的计算机芯片——数字信号处理器(DSP)，它是专门为接收无线电信号所需要的处理而设计的。如果你能以500MHz的频率运行它，你的信号每个周期仍然只有5个指令，但如果你切足够多的角落，它可能就足够了。你可能会惊讶于你能抄近路的数量。您将能够并行运行指令，因此也许您可以在20条指令中一起处理一组4个周期。DSP的设计目的是为了获得最大的数字运算能力，一遍又一遍地运行相同的代码。这里没有分支预测器或缓存，只有原始吞吐量。

也许你的DSP不够快。你还有别的选择吗?一种选择是将信号分成两半。不是发送100MHz宽的信号，而是将数据分开，发送4个25MHz宽的信号，然后在接收到数据后再次将数据连接在一起。

或者，您可以尝试更快的处理设备。在FPGA中，您可以将尽可能多的独立处理阶段串在一起。如果你需要在200MHz增加数字…你可以这么做。如果你需要加50个数字…你仍然可以在200MHz下做，但它将占用50倍的空间，因为你实际上在芯片上设置了50个单独的加法电路，不像传统的处理器，它只有少量的加法电路，必须在一个循环中重复使用50次。

如果你是一家大公司，想要生产10万件相同的产品，你可能想要定制芯片。它在原理上与FPGA非常相似，除了你不能重新编程，性能在各个方面都更好，而且它的设计成本大约是1000万美元，所以你最好第一次就把它做好。

---

顺便说一下，如果你想知道，在过去，显然没有dsp处理我们的信号，只有模拟电路。但事实证明，如果你的频率足够低，可以使用模拟电路，那么模拟电路比dsp更糟糕。它们更贵，更大，其中一些消耗更多的能量，更糟糕的是，物理定律阻止它们缩小到手机大小。是的，今天的手机不可能有那样的技术。

Answer 2

当然，当前的通用处理器运行在低GHz时钟速度下。然而，专门设计的电路能够以更高的速度运行。需要处理载波和编码/解码数据的电路部分相当有限，通常通过缓冲区交换数据，因此CPU本身可以以低得多的速度处理数据。类似地，具有USB2.0接口的相对较慢的微控制器具有少量的高速电路，而处理器核心时钟在低MHz。整个CPU不能在多ghz下运行有几个原因，比如功耗、产量，以及需要能够与其他ic接口，而不需要诉诸花哨的PCB设计技巧。

Answer 3

这种比较是完全不同的，因为数字电路在速度的要求和限制因素方面与模拟电路不同。

数字速度的一个限制因素是从关键路径上的存储元件到存储元件的传播延迟——作为一个概念上的例子，一个触发器或类似触发器的输出，通过许多门，到另一个触发器的输入必须足够快，以便及时达到设置时间要求的目的地。在这种情况下，您需要转换多个阶段，而不是以100ghz的时钟速度，而是以更快的边缘，采取多个步骤。

另一方面，对于模拟处理，您需要确保100ghz +/-调制带宽信号在任何给定阶段都不会因寄生和晶体管速度而滚得太远。在今天的FinFET工艺之前，MOSFET技术的传输频率已经达到了数百GHz(例如，根据一些简短的谷歌搜索，65纳米CMOS工艺可以在200 GHz左右实现传输，但就我所能说的其他任何事情而言，我都处于NDA之下)，因此，通过仔细管理寄生，即使是这种旧技术也可以实现10-20 GHz的射频操作，但前提是我们在某个阶段受到传输频率十分之一的限制。您可以想象从那里到今天的个位数纳米技术的速度增益。我将在这里特别忽略HEMT和BiCMOS工艺等东西，因为我没有对它们有信心的数字，但它们只会加强可实现的高模拟速度。

当然，一旦你通过无源模拟滤波，LNA和混频器得到100千兆赫的射频信号，它现在要么在基带附近，要么在比100千兆赫慢得多的中频附近。过滤、数字化和处理现在要简单得多，你可以自由地使用模拟和/或数字技术。

对评论的跟进:

这个单元是独立的还是有一些实时微调/反馈回路需要在模拟部分和数字处理器之间。

通常，模拟链要么是独立的，要么从电路的数字部分得到缓慢的反馈/控制。我不知道最先进的技术，但对于我所从事的RF链，可能有tx/rx开关的数字控制，可能有可切换的LNA增益/谐振元件用于波段选择，以及控制锁相环中的分频器用于本地振荡器，但不多。这种切换不会在高速下发生，而且在大多数情况下，关键的高速位最好在没有额外电容和复杂数字电路负载的情况下实现，以实现反馈。

Answer 4

一个更简单，更简洁的答案。5G和其他高频设备指的是它们接收到的模拟信号频率。然而，CPU/MCU与这些设备通信的方式是数字的。5G传输的数据速率(不是波频率)要低得多，这是那些CPU和MCU可能处理的东西。然后有一个指定的控制器接收模拟信号并将其转换为数字数据(在5G的情况下反之亦然)，然后以设备可以处理的数字数据速率将数据传输到CPU/MCU。

所以简而言之:无线电或其他模拟频率与有效数据速率不同，并且不能以任何可测量的方式转换为CPU时钟速度。您可以使用高频无线电以非常慢的数据速率传输数据。