SPI大师设计:理论

Question

我正在SPI主和从块上工作。

在设计中，SPI从站只有输入信号(CLK, cs(芯片选择)和MOSI)， SPI主站只有输出信号(CLK, cs(芯片选择)和MOSI)。

我已经做了一个设计SPI从在VHDL和开始工作的SPI主人。

有人能解释一下在VHDL中模拟从机和主机的区别吗?

Answer 1

一个典型的spi主机有3个输出(CLK, CS, MOSI)和一个输入(MISO)。SPI主机驱动时钟，并输出和输入时钟数据。

一个spi奴隶有3个输入(CLK, CS, MOSI)和一个输出(MISO)，有时它有寄存器，可以选择时钟数据输出。

你的设计应该是这样的:

大师- 3输出(CLK, CS, MOSI)。从- 3输入(CLK, CS, MOSI)。

当数据在总线上时，主机需要驱动时钟并断言CS线(通常是低电平)。在许多设计中，主机将取系统时钟，并使用计数器将时钟划分为较慢的频率。有时并行串行移位寄存器被用来使数据时钟输出到MOSI线。