的最初的问题被认为是缺乏重点。这篇文章是关于dram芯片的。
当DRAM控制器与异步DRAM对话时，DRAM本身如何知道写操作何时完成并向DRAM控制器应答?写一个DRAM单元(一个晶体管+一个电容)需要一定的时间来完成，DRAM本身是如何执行自定时并通知DRAM控制写完成的?(我想这个问题也适用于SDRAM?即使SDRAM有同步接口，其核心仍然需要进行自定时。)
\ \ begingroup \美元
\ \ endgroup \美元
2
-
1\ \ begingroup \美元 但dram不知道这一点，也不会反馈一个确认信息，也不会自动定时。控制器必须输出对所使用的DRAM适当慢的控制信号，如RAS和CAS，如果时间过快则可能无法工作。SDRAM和SDRAM控制器是与时钟同步的，所以只要信号是一定数量的时钟长，SDRAM需要什么，它就会工作。 \ \ endgroup \美元- - - - - -Justme7小时前
-
\ \ begingroup \美元 而且几乎每个RAM模块都包含一个小型只读存储器，其中包含所需的时间信息。该信息被读取并用于编程内存控制器以使用正确的时间。 \ \ endgroup \美元- - - - - -Bimpelrekkie7小时前
添加一个评论
|
\ \ begingroup \美元
\ \ endgroup \美元
5
异步DRAM根本不是自动计时的。DRAM控制器必须满足DRAM数据表中指定的所有时间要求，否则操作将以某种方式失败。
即使使用现代同步DRAM芯片，在内存控制器和DRAM芯片之间也没有“握手”。控制器必须产生具有所需时序关系的所有控制信号。有时，特别是在pc中使用的内存模块，有一个小ROM，其中包含该模块上芯片的时序要求。
-
\ \ begingroup \美元 谢谢dave Tweed的解释，非常有帮助。假设时间要求写1.5 ns和cpu时钟周期是1 ns,所以dram控制器必须持有的所有控制信号2时钟周期和第三时钟周期,dram控制器可以假设数据总线上的数据是有效的门闩成自己的注册? \ \ endgroup \美元- - - - - -奥利弗年轻6小时前
-
\ \ begingroup \美元 这个问题毫无意义。我们在讨论内存控制器和实际内存芯片之间的协议。现在您似乎在问CPU和内存控制器之间的通信，这是一个完全独立的主题。 \ \ endgroup \美元- - - - - -戴夫花呢2个小时前
-
\ \ begingroup \美元 我假设dram控制器是建立在与cpu相同的芯片上，并且dram控制器以与cpu相同的时钟速率运行。 \ \ endgroup \美元- - - - - -奥利弗年轻1小时前
-
\ \ begingroup \美元 是的，在现代的桌面CPU中，内存控制器(用于SDRAM)通常是CPU芯片的一部分，但它们几乎总是以不同的时钟速率运行。就像我之前说的，如果你想了解协议，你需要查看SDRAM数据表。这并不简单。 \ \ endgroup \美元- - - - - -戴夫花呢49分钟前
-