电气工程

问题标记(缓存)

问问题

高速缓存是一种由计算机的中央处理单元(CPU)用来减少从主存储器访问数据的平均时间的存储器。高速缓存是一种更小、更快的内存，用于存储经常使用的主存位置的数据副本。

109个问题
最新的
活跃的
赏金
没有回答
通过过滤
按
标记
2
票
1回答
64的浏览量

内存缓存的大小

假设我们有一个由模型CPU发出的虚拟地址，该地址包含32位，其中20位保留给标签+该缓存包含1024条缓存线。应该……
1
投票
1回答
66的浏览量

使用数据缓存调试Cortex-M7

我使用广东发展银行，openocd和stlink调试在STM32H7上运行的应用程序。当数据……
1
投票
0答案
43岁的观点

如何找到基本CPU时间和内存失速时间

下面描述的程序运行在一个3级CPU缓存的多问题处理器上，一个4 GHz时钟频率，和以下性能指标:Miss Penalty R/W Data Miss Rate Instruction…
0
票
1回答
45的观点

缓存比较器的使用

参考下面的照片，在直接映射缓存设计中，为什么我们需要一个比较器来比较地址中的标签和缓存中的标签?一个有效位还不够吗?
0
票
1回答
25的观点

(计算机)缓存的置换策略

在这里，在置换策略下，写了以下内容(不幸的是，只有德语可用):Laszlo Belady的置换内存区域的方法，不会被访问的时间最长…
1
投票
0答案
21日视图

从主存转移到高速缓存的行

我正在研究高速缓存存储器，我想知道这些线是如何从存储器转移到高速缓存的。假设我有一台32位的机器，有一个16kB的直接映射缓存，每个8个单词…
－２
票
2答案
87的浏览量

处理器是否“知道”计算机系统中有缓存?

我认为对于通用处理器，它会直接进入内存(如果我错了，请告诉我)，处理器不会介意是否有缓存。dsp会发生什么?
0
票
1回答
43岁的观点

L2和L3缓存读写端口数

我有一个英特尔酷睿i9-9900K处理器(这里有一些规格)，为了一个个人项目，我试图弄清楚每一级缓存有多少读和写端口。我在网上找不到这个…
0
票
1回答
85的浏览量

缓存一致性和DMA如何一起工作?

我目前正在阅读关于缓存和它们在计算机科学中的使用。关于缓存如何总是与实际内存同步的解释可以理解为长时间的写入和…
0
票
1回答
43岁的观点

官方的晶体管计数包括缓存吗?

标题说明了一切:官方晶体管计数，如这里，包括需要实现L1, L2和L3缓存的晶体管吗?我想是的。
1
投票
0答案
1 k的观点

在定向映射缓存，一个问题在练习!

5.2高速缓存对于为处理器提供高性能的内存层次结构非常重要。下面是一个32位内存地址引用的列表，作为字地址给出。3, 180, 43, 2, 191, 88，…
－1
票
1回答
56岁的观点

一个处理双向集关联缓存的问题

这是M. Morris Mano和Charles R. Kime合著的《逻辑和计算机设计基础》书中的第13-4题。我做了这道题。我希望有人来证实我的答案是正确的或告诉……
1
投票
0答案
48个观点

在计算机上处理高速缓存存储器的一个问题

这是M. Morris Mano和Charles R. Kime合著的《逻辑和计算机设计基础》书中的第13-3题。我相信我对a部分和b部分的答案是正确的。
1
投票
0答案
30的观点

Cache内存读写Miss/hit策略:真实处理器的详细信息

到目前为止，我检查过的所有参考文献都在相同的细节级别上解释了Read Miss,Write Hit/Miss策略。我理解他们的概念，但我想了解更多关于他们的细节……
1
投票
1回答
154的浏览量

x86-64 Intel CPU如何理解多少字节加载到寄存器中

我在左边有一个字节码，在右边有它的字节表示:…

15 30. 50 每个页面
1
2 3. 4 5
．..
8

你的隐私

通过点击“接受所有cookies”，您同意Stack Exchange可以在您的设备上存储cookies，并根据我们的饼干的政策．