问题标记了[CDC]
41个问题
0.
投票
3.答案
61的浏览量
如果源时钟信号中的信号在目的地时钟的时间内至少3倍，则常量是CDC的关注吗？
对交叉时钟域中的常量性有如此多的炒作和关注。如果是ASIC / FPGA设计者的目标是确保源时钟中的信号均匀传播到目标时钟即使......
-1
投票
1回答
50的观点
1
投票
1回答
66的浏览量
2
投票
1回答
124意见
采用PULSE同步器的异步FIFO设计
我正在尝试从以下链接https://inst.eecs.berkeley.edu/~cs150/sp10/collections/discussion/honors/honors14_1pp.pdf中了解来自以下链接的各种实现。
0.
投票
1回答
128的浏览量
为什么我们在异步FIFO中使用灰色编码信号的2级触发器来避免竞争条件问题?(复制)
在FIFO设计中，比较RPTR和WPTR，我们将一个信号送入另一个时钟域。来自慢时钟域的RPTR可以与同步同步同步。
0.
投票
2答案
88意见
3.
投票
1回答
170的浏览量
2
投票
1回答
168意见
0.
投票
2答案
98的浏览量
0.
投票
1回答
42岁的观点
0.
投票
1回答
47岁的观点
SDC约束用于数字噪声滤波的时钟和数据输入
如果我的SDC约束对于数字噪声过滤的时钟和数据输入是正确的，我需要帮助。我不确定CLK3分组和create_clk clk2是否正确。我想知道如何制作......
0.
投票
0.答案
122的浏览量
0.
投票
2答案
178意见
在Verilog或VHDL中缓冲矢量的语法和/或最佳做法
我有一个Verilog块(block a)，它用一个相对慢的时钟采样一个串行信号，然后根据串行数据的内容将数据放入几个寄存器中。最终，这些数据…
0.
投票
1回答
403意见
2
投票
1回答
1 k的观点
