所有问题

7个问题
过滤
标记
0.
投票
2答案
51意见

如果输入对至少2个时钟有效,则在3或2触发器同步器中亚稳态

如果第一个触发器的亚稳态在第4个时钟没有被解决,它可能在第5个时钟被解决到“0”吗?......
0.
投票
3.答案
65的浏览量

如果源时钟中的信号宽度至少是目标时钟周期的3倍,那么在CDC中亚稳态不是个问题吗?

对交叉时钟域中的常量性有如此多的炒作和关注。如果是ASIC / FPGA设计者的目标是确保源时钟中的信号均匀传播到目标时钟即使......
1
投票
1回答
67次观点

如何追踪连接到特定下游寄存器的所有寄存器?(set_max_delay——从)

Xilinx Vivado的set_max_delay需要要设置。基本上我想将最大延迟设置为寄存器。因为有...
0.
投票
2答案
468观点

温度和电压变化影响亚稳态

温度和电压变化是否存在触发器的常量性的影响?如果是,有什么影响?
2
投票
2答案
379的浏览量

穿过独立域时钟(慢速到快)

我有2个时间域时钟(完全独立),第一时钟为12.29 MHz的比特流(单位)。我想将其异步将其升定为第二时域。元稳定性是......
5.
投票
2答案
936的浏览量

使用触发器旋转误差传播

我确实对使用触发器的亚稳态分辨率有困惑,我知道我应该添加两个或三个d触发器的同步器,以保证在时钟域的安全传输……
0.
投票
1回答
412的浏览量

如果其输入是常量的,则Filp-FLOP的输出将是多少?

我正在阅读时钟域交叉的森伯斯特纸,并陷入了疑问。这里在第3个触发器上,输入是含量的状态,但在时钟输出的上升沿设置为高。......