所有的问题
11个问题
0
票
3.答案
65的浏览量
如果源时钟中的信号宽度至少是目标时钟周期的3倍,那么在CDC中亚稳态不是个问题吗?
关于跨时钟域的亚稳性,有很多的炒作和关注。如果ASIC/FPGA设计的目标是确保源时钟中的信号传播到目标时钟,甚至…
3.
票
1回答
173的浏览量
2
票
1回答
171的浏览量
0
票
2答案
98的浏览量
0
票
1回答
1 k的观点
2
票
1回答
218的浏览量
10
票
2答案
12 k的观点
5
票
1回答
2 k的观点
3.
票
2答案
3 k的观点
Altera的时钟域交叉时间限制
我的时钟域跨越时间限制有一个小问题。我有两个时钟组set_clock_groups -asynchronous -group {clk_A} -group {clk_B}...
4
票
2答案
1 k的观点
5
票
3.答案
5 k的观点