所有问题
8个问题
0.
投票
2答案
51意见
如果输入为至少2个时钟有效，则为3或2个浮动同步的算可病
在此图片中：图1：如果第4个时钟的第一个牌牌的常量性没有得到解决，则为2或3张摇摆同步器中的常量性，它可能会在第5个时钟中得到解决'0'是可能的吗？......
0.
投票
3.答案
65次观点
如果源时钟信号中的信号在目的地时钟的时间内至少3倍，则常量是CDC的关注吗？
对交叉时钟域中的常量性有如此多的炒作和关注。如果是ASIC / FPGA设计者的目标是确保源时钟中的信号均匀传播到目标时钟即使......
1
投票
1回答
67次观点
如何跟踪连接到特定下游寄存器的所有寄存器？（for set_max_delay's --from）
Xilinx Vivado的set_max_delay.需要- 从要设置。基本上我想将最大延迟设置为寄存器。因为有...
0.
投票
1回答
425观点
2
投票
3.答案
600次观点
0.
投票
2答案
468观点
2
投票
2答案
2K观点
3.
投票
2答案
3K观点
Altera的时钟域交叉定时约束
我对时钟域交叉定时约束有一个轻微的问题。我有两个时钟组set_clock_groups -asynchramous -group {clk_a} -group {clk_b}......
