所有的问题
5个问题
2
票
1回答
131的浏览量
采用PULSE同步器的异步FIFO设计
我试图理解异步FIFO的各种实现，从下面的链接https://inst.eecs.berkeley.edu/~cs150/sp10/Collections/Discussion/Honors/Honors14_1PP.pdf在幻灯片7…
0
票
2答案
186的浏览量
在Verilog或VHDL中缓冲矢量的语法和/或最佳实践
我有一个Verilog块(block a)，它用一个相对慢的时钟采样一个串行信号，然后根据串行数据的内容将数据放入几个寄存器中。最终，这些数据…
2
票
3.答案
114的浏览量
2
票
3.答案
305的浏览量
我可以使用2触发器同步器从一个时钟域迁移一个脉冲到另一个时钟域，提供时钟相移但相同的频率?
我想把这个信号从CLKA迁移到CLKB。这两个钟的频率相同，但不相。2触发器同步器可以用于此吗?请注意信号可能很低/…
3.
票
2答案
2 k的观点
