所有的问题
6个问题
0
票
2答案
96意见
0
票
1回答
48个观点
SDC约束用于数字噪声滤波的时钟和数据输入
如果我的SDC约束对于数字噪声过滤的时钟和数据输入是正确的，我需要帮助。我不确定CLK3分组和create_clk clk2是否正确。我想知道如何制作......
2
票
2答案
492观
3.
票
2答案
2K观点
0
票
1回答
412观点
如果filp-flop的输入是亚稳态的，它的输出是什么?
我正在阅读关于时钟域穿越的sunburst论文，被这个疑问困住了。这里在第三次触发器，输入是亚稳态，但在时钟输出的上升边缘被设置为高. ...
2
票
2答案
2K观点