问题标签[cdc]

时钟域交叉。用于信息从同步逻辑从一个时钟源传输到使用不同时钟源的同步逻辑。

42个问题
通过过滤
标记
0
投票
2.答案
51观点

如果输入在至少2个时钟内有效,则3或2触发器同步器中的亚稳态

如果第一个触发器的亚稳态在第4个时钟没有被解决,它可能在第5个时钟被解决到“0”吗?…
0
投票
3.答案
65的浏览量

如果源时钟中的信号宽度至少是目标时钟周期宽度的3倍,那么亚稳态在CDC中不是一个问题吗?

关于跨时钟域的亚稳态有很多炒作和担忧。如果ASIC/FPGA设计者的目标是确保源时钟中的信号传播到目标时钟,甚至。。。
0
投票
1.回答
168视图

在没有接口端点的情况下,如何与CDC设备进行交互?

我正在上传到数码公园板。它使用微核引导加载程序,我可以看到上传程序代码。我对它进行了一些修改,以查看接口和端点计数:…
-1
投票
1.回答
50的观点

我如何知道何时必须使用时钟域交叉?(关闭)

时钟域交叉背后的原因是什么?我什么时候用它?我是否只在从一个CLK向另一个CLK传输数据时使用它?
1.
投票
1.回答
67视图

如何追踪连接到特定下游寄存器的所有寄存器?(set_max_delay——从)

锡林克斯维瓦多酒店设置最大延迟需要待设定。基本上,我想设置一个寄存器的最大延迟。因为有可能。。。
2.
投票
1.回答
131视图

采用PULSE同步器的异步FIFO设计

我试图从以下链接了解异步FIFO的各种实现https://inst.eecs.berkeley.edu/~cs150/sp10/Collections/Discussion/Honors/honors1_1PP.pdf在幻灯片7中。。。
0
投票
1.回答
134视图

为什么我们在异步FIFO中使用灰色编码信号的2级触发器来避免竞争条件问题?(复制)

在FIFO设计中,为了比较rptr和wptr,我们将一个信号输入另一个时钟域。从慢时钟域到快时钟域的rptr可以与同步同步。。。
0
投票
2.答案
96视图

超大规模集成电路在异步域使用FIFO的具体原因是什么?

我想知道在VLSI异步域中使用FIFO的原因。基本上,为了防止x在异步域(又名CDC域)中传播,我采用了两阶段F/F方法来。。。
3.
投票
1.回答
173的浏览量

关于FPGA上采样和从慢时钟域移动到快时钟域的问题

我遇到了一些问题和问题,我问自己最近,希望我可以得到一个好的引导,在我开始阅读长文章,甚至不确定这是正确的方式。假设我…
2.
投票
1.回答
171的浏览量

OV7670接口和AXI4-Stream之间的时钟域交叉

更新1:我的第一个方法是使用xpm\U cdc\U握手宏的方式如下:…
0
投票
2.答案
98的浏览量

PIC和FPGA之间可以实现的最大数据速率

我们正在这里查看PIC24FJ256GA705。它连接到FPGA,FPGA必须尽可能快地传输几kB的数据。我认为并行传输是这里最好的选择,并行。。。
4.
投票
4.答案
1 k的观点

STM32 USB CDC:活跃PC使用时丢包

我在STM32F2上的USB CDC上有一个奇怪的错误。我使用HAL实现的驱动程序。在USBD_CDC_SetTxBuffer()中传输的缓冲区的大小是4096字节。在个人电脑方面,我接受……
0
投票
1.回答
42岁的观点

如何将微控制器连接到CDC设备?

我有一个设备,它暴露了一个被PC识别为虚拟com端口的USB端口。我需要把一个微控制器通过USB端口连接到这个设备上。我该怎么办?我在找一种……
2.
投票
5.答案
2k视图

STM32F107RCT和Stm32CubeMX上的USB

我有STM32f107 MCU焊接在定制板上。我想在CDC模式下使用USB外设。我将引脚PA11 (D-), PA12 (D+)和GND直接连接到USB电缆,连接到计算机。…
0
投票
1.回答
48个视图

数字噪声滤波时钟和数据输入的约束

我需要帮助,如果我的SDC约束是正确的数字噪声过滤时钟和数据输入。我不确定CLK3分组和create_clk CLK2是否正确。我想知道如何制作……

15 30. 50 每个页面