常见的“cdc”问题-电气工程堆栈交换

5

票

3.答案

5k视图

跨越时钟域和异步信号的设计实践

我已经在VHDL的不同FPGA上设计了几个项目，似乎我最常见的“很难找到错误”的来源是当我忘记同步一个异步信号，或忘记重新同步一个…

fpga 硬件描述语言(vhdl) 时钟疾病预防控制中心

问2014年1月11日18:14

雅各布

2186年 1枚徽章 18枚银徽章 38青铜徽章

2

票

1回答

1 k的观点

灰码时钟域跨越FIFO快到慢

我试图理解时钟交叉fifo是如何实现的，和我看到的通常的答案转换读/写地址指针到灰色代码，然后通过同步器电路到…

先进先出疾病预防控制中心

问2011年4月12日2:03

user2913869

923 2枚徽章 10银徽章 21枚青铜徽章

4

票

2答案

1 k的观点

跨时钟域数据总线

前段时间我问了一个关于跨越时钟域和异步信号的设计实践的问题。其中一个“规则”是永远不要同步多位信号逐位，…

fpga 硬件描述语言(vhdl) 疾病预防控制中心

问2014年1月27日14:38

雅各布

2186年 1枚徽章 18枚银徽章 38青铜徽章

5

票

2答案

936视图

触发器的亚稳态误差传播

我确实对使用触发器的亚稳态分辨率感到困惑，我知道我应该添加两个或三个d触发器的同步器，以保证在时钟域的安全传输。。。

触发器同步疾病预防控制中心亚稳度

问2016年5月17日22:24

哈沙尼·艾哈迈德

63 2枚青铜徽章

3.

票

2答案

3k视图

Altera的时钟域交叉时间限制

我的时钟域跨越时间限制有一个小问题。我有两个时钟组set_clock_groups -asynchronous -group {clk_A} -group {clk_B}．..

fpga intel-fpga 时序分析约束疾病预防控制中心

问7月23日14日17:40

AxelOmega

131 1枚银质徽章 4枚青铜徽章

2

票

2答案

492视图

源时钟和派生时钟的SDC约束

系统中有两个时钟，clk2由clk1衍生而来，具有180度相移。从clk1到clk2有1位数据。我知道这是一种异步场景，传统的。。。

合成超大规模集成电路约束疾病预防控制中心署

问2018年12月18日3:00

罗斯

462 2银徽章 18青铜徽章

堆栈交换网络

目前的社区

你们的社区

更多堆栈交换社区

问题标记(疾控中心)