问题标记(时钟)
990个问题
0
票
2答案
58岁的观点
0
票
1回答
81的浏览量
1
投票
2答案
58岁的观点
0
票
2答案
49岁的观点
在SPI模式下CPOL=0, cpa =0，如果在下降沿上移动，如何在上升沿上采样数据?
我正在阅读关于SPI时钟极性和相位。具体来说，本文如图2所示。我的问题是关于CPHA = 0, CPOL = 0的情况。对于这个配置，我的理解是…
0
票
1回答
39岁的观点
－1
票
1回答
61的浏览量
2
票
3.答案
272的浏览量
1
投票
0答案
31日视图
0
票
1回答
68的浏览量
Verilog -可编程时钟分频器
尝试在Verilog中实现一个可编程时钟分频器，输入分频值可以设置在1 (clk_out = clk_in)和2^8 (clk_out = clk_in/256)之间。下面是一个工作示例…
0
票
1回答
65的浏览量
0
票
1回答
42岁的观点
音叉时钟分享
我正在考虑一个设计，使用MCP7940M RTC和PIC16F15223。RTC的时钟部分显示，我正在考虑使用CFS-20632768EZBB 32.768 kHz音叉风格晶体CL = 6 pF. ...
1
投票
1回答
45的观点
带有PCF8574 I2C驱动的LCD不能在低于2 MHz的频率上工作(STM32F103 Bluepill)
我正在使用STM32“Bluepill”进行一个低功耗项目，我想使用LCD，而不需要设置HCLK(核心时钟)的频率到任何超过500 kHz. ...
0
票
1回答
54岁的观点
0
票
1回答
93的浏览量
0
票
1回答
69的浏览量
用FPGA模拟晶体振荡器用XTL输入怎么办?
我在Microchip/Microsemi IGLOO2 FPGA设计中实例化了一个晶体振荡器(和CCC)，该振荡器的VHDL模块有一个XTL输入引脚。模拟的适当准备/接线是什么?．..
