问题标记(ddr)

标签没有使用指南。

109个问题
通过过滤
标记
0.
投票
0.答案
12次观点

mpr_read_function:激活和precharge命令之间的依赖周期

任何人都可以对MPR_READ_FUNCTION模式(第150页)的激活和预充电命令之间的恶性依赖周期评论(页150),如以下两个屏幕截图所示?
1
投票
1回答
98的浏览量

多长时间可以激活一个DDR内存行?

我需要测试DDR-3存储器的缓冲区输出DC电流。我想仅写入内存hff's(或h00's),然后将其提取到输出缓冲区中。然后我抱怨无限爆发。有没有 ...
1
投票
1回答
56岁的观点

来自JEDEC的要求与英特尔(Altera)的建议不匹配

我正在研究DDR内存的工作,特别是PCB布局的建议。其中一个英特尔文件(表1-24;第70页)具有以下措辞:“时钟的传播延迟......
0.
投票
0.答案
28次观点

用于DDR3内存控制器的Xilinx基元

I have finished simulation a Micron DDR3 controller, the DDR3 schematic and verilog code are located at https://github.com/promach/DDR . but, I have concern on implementation it on Spartan-…
0.
投票
0.答案
33次观点

DDR5 DRAM模式寄存器:RFM / MR58

我想知道DDR5中的刷新管理(RFM)。JEDEC DDR5标准说RFM可以通过MR58 OP[0]寄存器控制(0 = RFM不需要,1 = RFM需要)。上面还说……
2
投票
0.答案
51意见

DDR等级的概念

我对DDR排名的理解是不正确的。如果有人能把这些点连起来,事情就会更清楚。这是我知道的一个DDR排名是一个64位接口,包括x8…
1
投票
1回答
45的观点

DDR5标准:更新日志

我想从DDR4到DDR5升级软件模拟器。我正在寻找一份文档,详细描述了DDR5标准的变化,但我不能。是否有任何解释的来源......
0.
投票
0.答案
18岁的观点

如何驱动TDQS引脚?

我很困惑tdqs.tdqs#在Verilog语法中推动引脚?我想这两个别针是......
1
投票
2答案
59次观点

PCB外层上的高速信号

在BGA包的处理器的许多应用注释中,我看到一个声明,你可以完全扩展BGA,只使用4-6层,几乎没有HDI技术,如微孔,甚至掩埋孔…
0.
投票
0.答案
20次观点

DDR内存读序言和后写

对于内存接口控制器的Preamble检测和postamble闭包,谁能解释一下下面的图4、图5和图6如何一起工作来采样(或捕获)…
1
投票
1回答
98的浏览量

DDR内存的tRAS定义

在https://www.systemverilog.io/understanding-ddr4-timing-parameters#refresh的图3中,为什么tra利用定义为两个刷新命令之间的最大时间间隔。这个…
-2
投票
1回答
95的浏览量

我对计算机硬件架构的理解

原谅我上面的原油图。假设上面是计算机/移动电话的硬件架构或包含微处理器的任何设备。请告诉我我的理解是......
0.
投票
2答案
196的浏览量

DRAM(特别是LPDDR)存储器的哪些组件执行电源导轨VDD1,VDD2和VDDQ为电源提供电源?

我正在做一个项目,试图了解LPDDR内存在不同的工作模式下的功耗,如active, idle, self-refresh, deep-power down模式。我的实验…
0.
投票
0.答案
77意见

Xilinx SoC设备中DDR访问的C代码

在我的设计中,我想写入DDR,然后我想从DDR内存获取数据,然后将它们传递给FPGA进行处理,之后,数据将被写回DDR Memory.i我使用...
-1
投票
3.答案
85意见

从原理图符号计算RAM内存容量

有可能计算一个RAM的内存容量给定它的原理图符号吗?我从一个例子做了第一个猜测,但似乎是不正确的:如果地址总线是15位宽,有一个…

15 30. 50 每个页面
1
2 3. 4. 5.
......
8.