我们改变了隐私政策。阅读更多.

所有问题

标记
6个问题
通过过滤
标记
1.
选票
2.答案
85的浏览量

pcb外层的高速信号

在BGA封装中处理器的许多应用说明中,我看到一个声明,即您可以仅使用4-6层完全扇出BGA,并且几乎不使用HDI技术,如微孔、埋入式过孔甚至。。。
4.
投票
2.答案
729的浏览量

DDR3 pcb设计布线

我正在尝试布局DDR3 128MB芯片和Spartan-6 FPGA。DDR信号引脚位于特定内存控制器引脚上,无法交换。我从来没有做过DDR路由和SP605 Xilinx。。。
0
投票
2.答案
299视图

将DDR UDQ和LDQ合并到一个DQS控制器中

我有一个x16内存芯片(),有两个数据频闪对(UDQS和LDQS),另一方面,我有手臂芯片(i.MX6 ULZ),有一个数据频闪对(DQS)。有什么办法把它们联系起来吗,我……
1.
选票
1.答复
315视图

DDR4 CA信号参考平面有规则吗?

我想知道PCB布局中DDR4 CA信号的参考平面有什么规则。我看了一些设计指南,上面说参考平面是CA信号的VDDQ电源平面,但是我…
3.
投票
1.答复
487的浏览量

哪些参考文献涉及了DDR3布局的考虑?

我正在寻找简洁而正确的指导方针来评估DDR3内存PCB布局。我知道轨迹长度匹配、通过样式和反向钻孔以及信号分组都很重要。我知道。。。
10
投票
3.答案
9k视图

高速信号的迹长匹配模式问题

我和一位同事就高速信号长度匹配的不同方式进行了讨论,但存在分歧。我们正在使用一个DDR3布局的示例。所有的信号在。。。