问题标记了[Intel-FPGA]

前身为Altera,是fpga(现场可编程门阵列)和cpld(复杂可编程逻辑器件)的流行制造商。

376个问题
通过过滤
标记
-2
投票
1回答
60次观点

在FPGA中实现glDrawArrays函数[duplicate]

我需要在FPGA中实现glDrawArrays函数。我知道它是OpenGL库的一部分。我试图找到它的源代码来弄清楚它包含了什么。有谁知道有什么工具可以…
-1
投票
1回答
29日视图

如何使用命令行使Qsys只生成合成或模拟文件?

在我的项目中有几个Qsys文件。其中一些是合成,但大多数是试验台。当对源代码进行更改时,我通常只是运行从GUI和...的生成QSYS系统
2
投票
2答案
43次观点

如何使Quartus生成的编程文件为两个不同但引脚兼容的fpga ?

在大多数孔型板上,有一个较小的FPGA,它适合设计,但不能拟合很多信号点击龙头以帮助调试。因此,我有几个板修改了最大的销钉......
0.
投票
0.答案
20次观点

手动重写Quartus Fitter/引脚分配约束

我有一个我想要综合/上传到最多10个FPGA的设计。其中一个输入进入PLL。Quartus现在声称,相邻的IO引脚太靠近PLL输入引脚,不会...
0.
投票
2答案
77意见

在VHDL有限状态机中读取输入信号时意外变化

我使用两个进程在VHDL中实现了FSM;状态转换的同步过程......
0.
投票
1回答
57岁的观点

在FPGA项目中有相同名称的不同文件或实体是否有原因?

在FPGA项目中,文件通常以它们所包含的实体命名。我试图弄清楚这些事情:在同一个文件中有多个实体是一个好的实践吗?如果实体和…
1
投票
1回答
37次观点

无法限制英特尔agilex fpga开发套件上的HPS外设引脚

我在让硬处理器系统(HPS, agilex fpga系列的嵌入式硬处理器)在英特尔agilex Dev工具包版本3上正常工作遇到了麻烦。问题是…
2
投票
1回答
61的浏览量

PCI Express(PCIe)IO读取完成的字节数字段使用哪些值?

在PCI Express (PCIe)中,将生成一个完成包用于内存读和IO读。一个字节计数字段是完成包的一部分,对于一个内存读取(MRd)在简单的情况下,这是…
0.
投票
0.答案
30次观点

在FPGA设计中存在哪些“可移植”的NOC体系结构可以跨多个供应商实现?

我在英特尔Quartus中使用过Qsys,我知道它生成了一个“互连结构”,将不同的外围设备连接在一起。这个互连的生成已经完成…
0.
投票
1回答
91意见

收发器可以替换SPI,I2C和其他“正常”方法,以便在FPGA之间进行高速数据传输?如果是这样,怎么样?[关闭]

SPI、I2C和UART是在同一PCB上的设备之间进行数据传输的一些众所周知的串行方法。然而,它们都有一个数据速率瓶颈,明显低于千兆…
0.
投票
0.答案
48意见

如何使用文本文件作为输入的正弦波和产生样本每个时钟在tesbench(VHDL)?

在C/..../sin_from_text_tb的进程sinewave_proc中有一个致命错误。我在vhdl中做了一个非常简单的代码,所以我可以理解如何读取文件…
2
投票
2答案
75意见

Igloo 2与Max 10之间的ADC-FPGA链路的最大速率

ADC具有源同步输出接口,并且将与FPGA接口。ADC可以使用单端CMOS,DDR CMOS和DDR LVD进行通信。我如何知道什么是最快的费率......
0.
投票
1回答
38次观点

Intel MAX10 fpga中的clkp和clkn输入

clkp和clkn可以用来插入差分时钟信号到英特尔MAX10 FPGA。我的问题是,我们可以有2个独立的单端时钟信号…
0.
投票
0.答案
86意见

在VHDL中除以奇数?

ModelSim版本INTEL FPGA STARTER EDITION 10.5b#处理Line__45中的致命错误C:/用户/桌面/ FPGA / Division / Division.vhd Line 59所以我想......
0.
投票
1回答
53岁的观点

Quartus引脚规划器如何知道每个I/O银行的电压?

可以在Quartus PIN Planner中指定一系列I / O标准选项。我正在努力了解一些事情:古卢历如何知道每个银行提供电压的电压?为什么Quartus ......

15 30. 50 每个页面
1
2 3. 4. 5.
......
26