标记的问题[可编程逻辑]
可编程数字逻辑设备包括FPGA,CPLD和旧设备,如GALS和PALS。可编程逻辑可以灵活地在单个芯片中实现复杂的数字功能,从少量胶逻辑到整个微处理器或复杂信号处理系统。
216个问题
0.
投票
0.答案
35的观点
0.
投票
0.答案
26日视图
0.
投票
0.答案
40的观点
在一个遗留系统上工作,需要一个完整的DMA控制器(外部DRQ/DACK机制)CPLD或FPGA vs微控制器
我正在研究一个涉及传统ASIC的系统,它需要一个DMA控制器。我目前的实现是基于STM32的,但正如你可能知道的,STM32不提供外部DRQ/DACK…
1
投票
1回答
62意见
1
投票
2答案
99次观点
1
投票
1回答
152的浏览量
2
投票
0.答案
45的观点
0.
投票
0.答案
56岁的观点
0.
投票
0.答案
15的观点
Quartus程序员应该通过JTAG和USB Blaster找到连接的CPLD吗?
在此之前,我为下面的详细描述表示歉意:附图显示Altera CPLD TQFP芯片安装在插座适配器用于引脚访问。芯片是全新的(即从未…
0.
投票
2答案
58意见
在CPLD上发出两个GND引脚时,我应该得到一个回复吗?
我有一个Altera CPLD, 5M570ZT100I5N(100引脚,四平面封装)安装在一个插座适配器,以访问引脚。我试图嘟嘟两个GND引脚在包的同一边缘,但没有得到…
1
投票
2答案
68的浏览量
Altera Quartus检测2个CPLD器件而不是1个
我尝试使用5M40ze64C5N CPLD编程我制作的设计。软件方面成功,我收到了一个.pof文件,没有任何关键警告或错误。当我尝试上传时,会出现问题
0.
投票
1回答
62意见
16V8 PLD替代快速时钟到数据周转时间
上下文:我是在PSoC5LP上实现的MIPI I3C基本从设备的原型。(I3C类似于I2C,但规范是在最多12.9 MHz的情况下运行。)由于PSoC的速度限制,我......
0.
投票
0.答案
66的浏览量
1
投票
2答案
257意见
2
投票
1回答
634的浏览量
VHDL和Quartus II中的3位BCD计数器
我正在尝试在英特尔的Cyclone V FPGA中在VHDL中进行3位数的BCD计数器。我有一个模块-K计数器设计,我在顶级模块中实例化了四个计数器(结构设计):一个计数器......