问题标记(system-verilog)
300个问题
0.
投票
0.答案
33次观点
0.
投票
1回答
34次观点
1
投票
1回答
49次观点
1
投票
1回答
58岁的观点
1
投票
4.答案
164意见
-2
投票
1回答
103意见
0.
投票
1回答
37次观点
0.
投票
1回答
57次观点
如何纠正此SystemVerilog语法错误？
我正在努力使用我在github上找到的编译器重用Cyclone V GX FPGA上的一些Arduino代码。https://github.com/dimag0g/nios_duino我也能为...生成hdl代码
3.
投票
2答案
111意见
0.
投票
2答案
86意见
2
投票
1回答
83意见
如何在SystemVerilog中随机化模拟时间获得随机种子值？
我知道3 EDA公司用SVSEED处理SVSEED作为下面的图像，用于再现性和随机稳定性，我想在SystemVerilog中使用“+ SVSED随机”来生成随机值......
0.
投票
0.答案
53意见
0.
投票
1回答
91意见
1
投票
1回答
38次观点
