带标签的问题[verilog]
Verilog是一种硬件描述语言(HDL)，用于对电子系统建模。它是数字逻辑芯片的设计、验证和实现中最常用的方法。也请根据需要加上[fpga]， [asic]或[verification]标签。许多Verilog问题的答案都是针对特定目标的。
1584个问题
－3
票
1回答
50个视图
Verilog true tables[已关闭]
我从verilog开始，我对真值表非常困惑，我如何在verilog中使用“if-else”来实现它，我的导师用以下示例向我们介绍了这个主题：在看到。。。
1
选票
1回答
45视图
0
票
2答案
70个视图
0
票
1回答
78的浏览量
0
票
1回答
54岁的观点
0
票
0答案
57视图
Quartus实现非优化设计
我需要在FPGA上实现sinc3滤波器（用于sigma-delta ADC捕获）。我在GitHub中找到了使用Verilog实现此类过滤器的参考：https://github.com/Cognoscan/...
0
票
2答案
65个视图
0
票
1回答
49种观点
使用Verilog定义以字节为单位的变量
我试图在Verilog中实现一个16字节的输入（K），这是我以前从未做过的。另外，我需要使用for循环从索引K中提取每个字节。在这种情况下，b=16字节，w=32位，u=w/8。在这里
－1
票
0答案
56个视图
0
票
1回答
62视图
0
票
1回答
68种观点
0
票
1回答
67的浏览量
－1
票
0答案
49种观点
0
票
1回答
94的浏览量