9
除非我犯了一个错误(很可能)，我相信这可以用3个NAND门来完成。真值表必须看起来像这样:$$\begin{smallmatrix}\begin{array}{rrr|cc} U & S1 & L & P1 &\ text{comments}\\ \hline 0 & 0 & 0 & 0 & 1 & 0 \\ 0 & 1 \\ 0 & 1 \\ 0 & 1 \\ 1 & 0 & 1 \\ 1 & 0 &…
8
在这个电路中没有办法消除输出尖峰。AND门正遭受“内部竞争状态”。这通常被称为“解码尖峰”，因为当地址字进入74HC138地址解码器时，两个地址位同时转换时，它们最常遇到。这不是…
5
A = -a;A = A << 1;由于其不可预测的性质，组合always块中的这两个语句至少在FPGA上对合成无效。它有相同的信号a作为输入和输出，也就是说，你将组合输出a反馈给它自己的输入。这也不能模拟，因为它会触发。
4
该芯片保证它将输出至少2.7伏特的“高”输出。它没有说明任何关于它可以输出的最大电压-它可能一直到5伏(电源电压)。事实上，如果你看一下你用红色圈出的数据表部分，你会发现没有给出典型/…
4
当然，频率可以用更简单的逻辑来增加。3ghz处理器完成每个操作的时间为333皮秒。多几皮秒的延迟意味着更低的工作频率。现在很多延迟是线延迟，但是逻辑门延迟仍然很重要。但性能并不一定会提高。大门在那里…
4
与Vcap=0上电和正反馈与一些RC延迟，这确保输出总是关闭启动。连接V+和输入之间的电容会产生相反的效果。修正后的答案:这是一个亚稳态条件，有一种竞争，看哪个输入达到交叉阈值，该阈值对于同一IC中的所有设备都是相等的....
4
数据总线用于读写。正确的。那不会造成短路吗?不。电路是这样安排的，以便在任何时刻只有一个设备将信号断言到数据线上。其他的都只是“观察”数据线，可以读取逻辑级别. ...电力将流向输出…
3.
合成器有两种可能性来探索，这可能取决于所使用的工具/优化:reg变成一个触发器与2:1的mux“在它前面”。mux的两个输入将是:输入和输出的rego触发器反馈。并且复用器将有rdy作为选择信号。rego变成一个触发器，使能rdy作为时钟. ...
3.
和每个设计一样:测试，测试，再测试。重要的是，这必须在一个计划中完成，而不是仅仅使用它并希望你已经涵盖了所有的情况。这可以是定向测试、浸泡测试、正式测试等等。协议可能非常复杂，因此您很有可能不会使用给定协议的所有功能和信号。这个…
3.
我猜这是因为通过100欧姆电阻和晶体管基极的电流倾向于保持引脚6的电压低于引脚3的电压，因为电源正在上升。这种不平衡倾向于被环路的正反馈加强，并且电路在LED关闭时被唤醒。
3.
基本思想是正确的。更少的门意味着从网络的输入到输出的传播延迟更少。鉴于目前99%的逻辑是同步的，这种传播延迟是时钟信号的上限。事实上，加速逻辑设计的主要技术之一是流水线:如果你在中间切断一个逻辑网络，这样它……
3.
图1所示。图片来源:LT1017。我想在比较器后面加一个电路，这样比较器的输出就不会同时是高电平或低电平。你不需要。LT1017在输出上有一个弱上拉，您可以根据需要并行尽可能多的比较器。如果其中任何一个拉低，那么公共输出线将被拉低。输出…
3.
最简单的方法是使用微控制器，但这是作弊。第一个“核心”想法是，如果你将传感器放置得足够近，小于人体的宽度，它们可以形成正交，就像这样:你可以使用正交对作为触发器来计数上或下，通过将其中一个定义为“……
2
R1的时间常数和74HC00的输入电容(以及任何面包板电容)可能在5-10pF*240K = 2usec左右。当电源输入被移除时，该节点将很快通过片上保护网络被排干至接近0V。这可能就是为什么设计师使用了一个相对较高的反馈电阻值。随着快速崛起……
2
消除不必要的单词，我们得到…泵P1运行…如果U=0，只有当S1=1…泵P1运行=1独立于S1，只有当U=0，泵P1运行，如果L=U=0和S1=x P1 =U ' *S1 + L ' = ((U*U) ' *S1) ' *L) '显示3 (a*b)的意思是3个NAND '
2
IEEE Std. 181-2011《IEEE过渡、脉冲和相关波形标准》根本没有使用术语“频闪”。讲到脉冲波形:脉冲波形:电平从一种状态出发，达到另一种状态，最后又回到原始状态的波形。
2
高Z是高Z，电压是由各种泄漏电流和其他网络的阻抗的总和决定的，但它不是很好地定义，并随着时间、温度、湿度、其他正在发生的事情(电容耦合可以很容易地切换浮动输入)、电路板污染和木星卫星的相位而变化。实际上，所有……
2
您可以并行或串行或两者的组合处理多位字。这是一个实现选择，在细节设计开始之前就做了。如果您想要一个高吞吐量的设备，那么您可以选择并行。它会很大，消耗相对较高的功率。如果你想要一个更便宜、更小、更低功耗的设备，也许你正在建造一个……
2
这并不意外。当芯片向负载输出400uA时，数据表保证电压至少为2.7V。当没有负载时，电压会高得多，接近电源电压。提供5V的芯片不适合驱动只允许3.3V的输入。
2
一般的方法是使用比较器树。您可以使用比较器树来选择最大值或最小值。最简单的比较器树只是值对之间的大小比较树，选择具有log2级别的结果。但是每个比较器都是作为减法器实现的，因此有一个…
2
看起来您的预期门不是与门，而是输出= (IP1 AND not (IP2))的门。有可能使输入转换更快，更干净的门，但基本上你有一个不确定的条件，当两个输入(缓慢)同时转换。因为逻辑门没有内存，它的输出基本上取决于…
2
你做的是一个JK锁。所有JK锁存器，无论是NAND还是NOR，当时钟高且两个输入都为“1”时，都会遇到同样的问题:它们会振荡。这不是一个有用的电路。另一方面，JK触发器使用两个JK锁存阶段，并且是边缘触发的。这就像你所期望的那样，当时钟上升时两个输入都是“1”时切换…
2
使用场效应管的阈值作为比较器是一个非常有问题的设计实践。阈值电压可以变化很大，即使是特定的场效应管。保证从输入到输出的一致转换是不可能的。没有看到输出高和输出低之间的急剧转变的原因也与FET近阈值行为有关。作为FET栅极…
1
实际上，通常的做法是使用RC电路在电源应用后短时间内保持复位输入有效。有复位/限电检测ic，将产生复位脉冲时，电源应用。触发器和RAM存储器在上电后通常处于随机状态，除非复位。
1
首先，它不是一个真正的RTL异或门，因为输入a,B不能超过0.7V，这使得非法的低电平，所以红色电线是不必要的，以导致LED以异或方式工作，但如果输入有系列R毕竟a,B然后电路给出适当的Vol=0和全亮度当LED打开时，上拉将给出完整的5V…
1
情人眼里出西施，我不知道你有什么限制。另一种选择是串行-将每个12位寄存器视为移位寄存器，并将这些位输入逻辑单元(LU)，首先是MSB。如果任何输入为1，则输出为1，并在输出寄存器中设置相应的位。这不同于。
1
这是上下文的问题，任何区别都是微妙的。我知道有一个例子，故意用“频闪”这个词来代替“脉冲”，因为“脉冲”这个词并没有传达出同样的意义或精神，也没有达到预期的目的。CA3140 opamp数据表将器件的一个引脚标记为“频闪”。…
1
在物流方面，这一切对我来说都很好。没有错误。你看到“00EE”的事实对我来说意味着两个比特实际上是“00”。但另外两个部分不是。从你的图片中，我无法准确地告诉你错误在哪里。一般来说，虽然，我认为这经常发生一些你认为是输入引脚实际上是输出引脚. ...
1
为什么要用括号?当L=0时，输出与其他输入无关，对吧?也就是P1 = U'*S1+L'可以用4个手来实现。
1
当控制电压变高时，为什么Q2/ Q1集电极的基极上升到0.8V，为什么Q1的基极也上升了同样的数值?因为在Q1的基极和输入端(本质上是一个二极管)之间有一个pn结，Q1的基极电压永远不会超过输入端的0.6-0.7V左右。出于同样的原因，……
只有得票最多的非社区维基的最小长度的答案才有资格