40
74xx05集成电路集电极输出开路。因此，当输入高时，输出被拉下，但当输入低时，输出处于高阻抗。为了获得高电平输出，你应该在输出和VCC (5V)之间连接一个上拉电阻。或者，使用推拉(图腾柱)输出版本，即7404。模拟这个电路-…
27
如果这是用于工业项目，您可能会使用光隔离器更好地进行转换。它提供了几个好处。输入侧的电流环路不受共模噪声的不受限制。孤立的接地消除了循环和不同的地面问题。电流隔离为双方提供保护。当然，水平......
19
555设计于20世纪60年代后期 - 20世纪70年代初，模拟IC的通常设计方法是简言：思考并绘制框图将块从框图转换为基于离散晶体管的电路（电阻器和电容器）也使用）。对于某些情况，您可能想要使用包含的特殊测试IC。
17
简而言之，答案是肯定的。如果你仔细查看数据表，你会发现使用陶瓷电容器是很好的。如果你翻到第10页，看看“典型应用”，你会在底部发现一些注释。如果不够清楚，在10.2.2中也说明了，可以使用陶瓷电容器。事实上，你可能会发现……
16
10K单位的定制芯片不太可能是便宜的，因为面具几乎肯定会花费超过1千万美元，这意味着您的芯片不可能为0.10美元制作。您发现的原因是0.10美元的原因是因为它们以更大的体积（100k千万）销售，因此生产运行的掩模和设置的成本遍布更多的单位。......
14
这是逻辑族(从LS-TTL到CMOS)之间的接口情况。虽然两者都是由+5v供电，逻辑电平不同:逻辑低输出74LS93与逻辑低输入CMOS 4002兼容。这里没有问题。与CMOS 4002的逻辑高输入相比，74LS93的逻辑高输出是边缘的。这是噪音免疫的问题…
13
74HC14不是TTL，它是CMOS，以及重要的是输入引脚浮动。原因是因为当浮动时，输入引脚的阻抗很高，当时累积的随机电荷可以/将导致芯片中的不可预测的内部行为，包括振荡和高功耗。输出不需要......
13
这在一定程度上只是猜测，但事实是:最初，异步串行接口是当前循环。为了更容易地检测线路故障，将“空闲”状态定义为电流流动，而“开始”位则是电流的短暂中断。最初的装置是严格的机电装置，但很快…
12
一个简单的BJT如MMBT3904或任何切换BJT将完成这项工作。你可以花两块钱买一卷100的。
12
你有很多选择。如果你需要连接很少的光耦，你可以直接连接到你的微控制器的GPIO(通过一个电阻)，只要:你不超过GPIO输出电流。您不会超过端口总电流。您不能超过总gnd/vdd电流。如果你需要连接更多的光耦合器，你可以尝试…
12
如果您想知道使用了什么方法，我建议您阅读NE555的创建者Hans Camenzind (RIP)所写的书。上面的链接是免费下载。你也可以买纸质书。他的两本书我都有精装本。编辑:Jim Williams (RIP)，模拟电路设计也很好，它是由不同的人的一系列章节，包括…
10
打开收集器输出…当关闭时，它将有一些泄漏(可能微安)取决于温度。这样就可以提供足够的基极电流来打开Q2，至少是部分打开。这种模拟可能无法准确地模拟泄漏。R1拉Q2底座到5V对抗泄漏，确保Q2完全关闭。
10
你连接的是'02的输出，而不是输入:
9.
TTL器件的输入级充当一个反向偏置二极管。因此，在输入阶段的任何高阻抗，无论是由于B-E结耗尽区扩大或由于完全断开的引脚，都将作为一个高输入。
9.
你可以实现这个数字设计来检测上升边。当D输入端检测到上升沿时，输出将升高。输出在下一个上升的时钟边缘被清除。
9.
这不是一个直接的答案，但却是相关的信息。虽然旧的TTL将浮点输入解释为高是真的，但在真实的设计中这从来都不是可靠的东西。输入仅略高于阈值，因此噪声裕度很低。因为它们不是主动驱动的，所以阻抗很高。在这…
9.
差动线驱动器不是为驱动led而设计的。这些缓冲芯片在两根导线上驱动(或接收)差分信号。电压的摆动可以是1.3伏到1.7伏。不足以打开或关闭LED。TTL缓冲器是这种应用的理想选择，但不是像原理图中所示的那样连接到LED的高侧。
9.
这是因为CH340的某些品种(CH340B、CH340C、CH340E)有内置振荡器，不能与石英相连。例如，比较G和C芯片的引脚:因为这两个芯片除了振荡器部分是相同的，所以有意义的是设计一个与两个ic兼容的PCB，而简单地离开石英电路…
8.
之前的答案不完全正确，因为有一些问题需要先考虑。首先有两到三种定义“更快”的关键类别:输入信号的传播/延迟被称为Tpd，通常由制造商和供应商销售，它通常在最低可能的电容设置下测量信号的最小时间延迟……
8.
为了让它在您的办公桌上工作，您可能需要一个FPGA。为了确保它能工作，您应该首先用Modelsim这样的程序来模拟它。这使您能够在购买任何硬件之前消除漏洞。
8.
就像其他人已经说过的(我只是更详细一点)，未使用的CMOS输入引脚永远不能被断开，因为他们倾向于浮动到危险的区域，在VDD和GND之间。输入引脚总是连接到另一个互补的MOS对的栅极上，工艺参数经常被优化为…
8.
这是一个错字。在纸条（作为晶体管指向）不应该在那里。然后它有意义。务必绑定任何未使用的输入，但未使用的输出很好。在TI文章中，使用逻辑设计，注意：设备的未使用输出不应留下未连接（打开）。引用此行的部分标题是：...
8.
听起来你想要一个带有三状态输出的八进制缓冲区。对于您的5v应用程序，一个设备，如74HCT245将做它。
8.
未使用的74S和带有多个发射极输入的74系列逻辑高输入应该通过电阻连接到Vcc(用于保护输入)。电阻可以计算如下(从这些古老的经文):如果你运行的数字，你会看到1K到10K或更高的是好的一个上拉(但你会得到更少的EMI免疫与…
8.
然而，通过数据表查看我发现MAX9010输出TTL级别，而74VHC86接受CMOS级别（0.7 * VCC）。这是一个很好的位置，我同意你的看法 - 也许你应该向Maxim通知他们的狡猾的赛道。他们真丢人。我应该特别注意这个问题 - 电路可能失败的情况有什么条件......
7.
首先，拿起那本书，把它浇在汽油里烧掉。其次，说某物是CMOS类似于说某物是一个电路。有这么多的变体……即使在25到30年前，CMOS ASIC流(门阵列，或门海)方法已经比任何离散形式的逻辑(AS, LS等)快得多。你第一次…
7.
这是很常见的做法，但要保持阻力较低，这样数据信号的上升和下降时间不太可能被过度延长。就像PeterJ在他的评论中说的，1k左右就可以了。有设备，你可以买到这样做(8位宽和双向)，但如果你只有一个信号修改然后电阻…
7.
我知道Q2和Q3将被切断，因此Q1的基础是浮动的。不正确。BJT也是一对P-N结，因此如果Q2和Q3的发射器高，则电流将从基座流到收集器，而是转动Q1。
7.
首先要理解的一件事是输出的能力，因为这将驱动其他输入。我们还不知道这是否重要。但这是值得考虑的。如果\ $ V_C = 5 \ \…
7.
未使用的TTL输入高= 1;Fairchild的应用笔记363:TLL设计说:TTL设备上未使用的输入在阈值浮动，从1.1V到1.5V的任何地方，取决于设备和它的家族。虽然这通常模拟一个“高”，但许多应用程序问题可以追溯到打开的输入。输入浮动在阈值是非常…
只有投票最多的，非社区-维基最小长度的答案才有资格
